PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-087986

(43) Date of publication of application: 12.04.1991

(51)Int.CI.

G06G 7/18

G06F 7/544

(21)Application number : **01-226113**

(71)Applicant: NEC ENG LTD

(22) Date of filing:


30.08.1989

(72)Inventor: IMAEDA YOSHITERU

(54) INTEGRATOR

(57) Abstract:

PURPOSE: To minimize an error after integration by feeding back a sampling error part to an input. CONSTITUTION: Instead of a noise generator in the conventional integrator, a delay device 4 provided on the output of an adder 1, a D/A converter 5 provided on the output of an A/D converter 2, and a differentiator 6 which subtrates the output of the D/A converter from the output of the delay device 4 and inputs it to an adder 1, are provided. And, the delay device 4 has the delay time from the A/D converter 2 to the output of the D/A converter 5, only the difference error part of the sampling error at the A/D converter 2 is taken out by the differentiator 6, and is fed back through the adder 1 to the input. This, the error after the integration is made



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

smaller, and the integration time is shortened to obtain the necessary accuracy.

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出題公開

◎ 公開特許公報(A)

平3-87986

@Int.Cl.3

識別記号

庁內整逕番号

每公開 平成3年(1991)4月12日

G 06 G 7/18 G 06 F 7/544 E 6945-5B A 7056-5B

審査請求 未請求 欝求項の数 1 (全3頁)

必発明の名称 積分器

②特 顧 平1-226113

20出 顧平1(1989)8月30日

79発 明 者 今 枝

兹 超

東京都港区西新翻3丁目20番4号 日本電気エンジニアリ

ング株式会社内

団出 騒 人 日本電気エンジニアリ

東京都港区西新播3丁目20番4号

ング株式会社

邳代 埋 人 弁理士 内原 晋

野 翔 鲁

- 1. 発明の名称 積分額
- 2. 特許請求の範囲

A/D変換器によりディジタル変換したデータ セディジタル複分する複分器において、ディジタ ル変換したデータセ再度アナログ変換するD/A 変換器と、このD/A変換器の出力信号とこの出 力信号が前記A/D変換器への入力となったとき の入力信号とから益分を換出する差分器と、この 並分器の出力を前記A/D変換器の入力へフィー ドバッタする加算器とを有することを特徴とする 質分器。

発明の詳細な説明
(建築上の利用分野)

本発明は競分器、特にアナログ倡号をディジタ ル化して競分を行なう競分器に関する。

[従来の技術]

従来、この種の額分器は、第2因に構成図を示すように、ノイズ発生器9と、ノイズ発生器9の出力と入力アナログ信号でとを加算する加算器1と、加算器1の出力をA/D変換するA/D変換器2と、A/D変換器2の出力を複分するディジェル複分器3とにより構成されている。

第2回において、入力アナログ信号でない、 A/D変換器2の出力をX。、サンプリング調差をAx。、ディジタル積分器3の出力をZaとすると、ノイズを入れない場合は

$$Z = \sum_{\bullet=\bullet}^{\bullet+\bullet} X_{\bullet} = \sum_{\bullet=\bullet}^{\bullet+\bullet} x_{\bullet} - \sum_{\bullet=\bullet}^{\bullet+\bullet} \Delta_{\bullet} X_{\bullet}$$

低し、a は 複分を始めるポイント、b は 複分時間、x * は 自然数、X * = x * - a x * 、 -9.5 < A x * < 0.5 、 X * は 整数。

となり、 Δx.分の誤差を持つ。 サンプリング 級益は入力によっては可認り偏寄った値となり、 酸分略の出力により、の平均をとるときなどは、

特爾平3-87986(2)

X.に比べてあまり簡度が上がらない。これは | &im Ž Δ x 。 | が必ずしも | 以下にはならない からである。

ノイメN。を入れるとΔx。は拡散されるので

$$Z = \sum_{i=1}^{N} X_i = \sum_{i=1}^{N} X_i - \sum_{i=1}^{N} N'$$
.

但し、N'.=N.+Ax.-s、aは任意の整 数、-0.5<N'.<0.5。

となる。この場合は | gim Z N'、 | <1となるので積分時間 bを大きくとる、即ちサンプル数を大きくとれば

$$\frac{Z_{\cdot}}{b} = \frac{\sum_{i=1}^{b} x_{\cdot}}{b}$$

となり、綺度を上げることができる。

(発明が解決しようとする課題)

上遊した従来のA/D 登談器を用いた積分器は、 ノイズを加えてサンブル数を可成り大きくとらな いと演算時の精度が上らないという欠点がある。

〔辞題を解決するための手段〕

のみ取出され、加算器 l を介して入力にフィード バックされる。

A/Dg義器2で発生するサンプリング調整を Δx., 入力アナログ信号でな、とすると、加算 銀iの出力x^{*}。は

 $x' = x + \Delta x_{-1}$

A/D変換器 2 の出力を X。= x′。- Δ x 。とすると (但し、- 0.5 < Δ x 。 < 0.5)、ディジタル 接分器 3 の出力 2 aは

$$Z \Delta = \sum_{n=1}^{\infty} X_n = \sum_{n=1}^{\infty} (x_n - \Delta x_n)$$
$$= \sum_{n=1}^{\infty} (x_n + \Delta x_{n-1} - \Delta x_n)$$
$$= \sum_{n=1}^{\infty} x_n + (\Delta x_{n-1} - \Delta x_{n-1})$$

となる。ここで-I<Δx--(<Δx--)<Iである。他って、2aはサンブル数に拘らず、常に選送はI以下となるので最小線のサンブル数で最大限の精度を符ることができる。

(発明の効果)

以上説明したように本発明は、サンプリング族

本発明の複分器は、A/D変換器によりディシタル変換したデータをディジタル複分する複分器・において、ディジタル変換したデータを再度アナログ変換するD/A変換器と、このD/A変換器への出力配号とこの出力値号が前記A/D変換器への入力となったときの入力信号とから差分を後出する差分器と、この整分器の出力を前距A/D変換器の入力へフィードバッタする加算器とを有することにより構成される。

(寂兹贺)

次に、太祭明について図面を参照して説明する。 第1回は本発明の一実越例の得成図で、第2図 の従来の複分器においてノイズ発生器9の代りに、 加算器1の出力に設けた遅延器4と、A/D変換 器2の出力に設けたD/A変換器5と、遅延器4 の出力からD/A変換器5の出力を差引き加算器 Iに入力する強分器6とが設けられている。 遅延 器4はA/D変換器2からD/A変換器5の出力 までの遅延時間を有していて、A/D変換器2で 起きたサンプリング調整は整分器6により調益分

並分を入力へフィードバックすることにより、 務分した後の誤盗を扱小派にすることができる効果 がある。また誤盗を小さくできることにより、 必 要な精度を出すために積分時間を短かくできると いう効果がある。

4. 図面の締単な数別

第1図は本発男の一実施例の構成図、第2図は 従来のA/D変換器を用いた積分器の物収図である。

1 ……加算器、2 ……A/D変換器、3 …… ディジタル積分器、4 ……選延器、5 ……D/A 変換器、6 ……差分器。

代型人 弁理士 内 泵 码

待開平3-87986(3)

